Architettura dei calcolatori. Vol. 2: Struttura hardware del processore PC, del Bus, della memoria, delle interfacce e gestione

Riferimento: 9788867410811

Editore: Pisa University Press
Autore: Frosini Graziano, Lettieri Giuseppe
Collana: Didattica e Ricerca. Manuali
In commercio dal: 24 Aprile 2013
Pagine: 230 p., Libro in brossura
EAN: 9788867410811

18,00 €

Quantità

Disponibile in 3/4 gg lavorativi

Descrizione

In questo secondo volume del testo Architettura dei Calcolatori, dal titolo specifico Struttura hardware del Processore PC, dei Bus, della Memoria e delle Interfacce, e Gestione dell'I/O, viene descritta l'architettura di un calcolatore basato sul processore PC (descritto nel Volume I), utilizzando il controllore APIC, il bus PCI e il meccanismo di bus-mastering. Vengono descritte le tipiche interfacce di I/O, sia a byte che a blocchi. Vengono infine illustrate le attuali tecniche di organizzazione interna di un processore. È stato appositamente sviluppato un pacchetto software per effettuare esercizi di I/O, disponibile al sito internet: ing.unipi.it/LibroCaIcolatori Le interfacce trattate vengono gestite sia a controllo di programma che attraverso il meccanismo di interruzione e, per quelle a disco, anche mediante accesso diretto alla memoria tramite il bus mastering PCI.